Hardware - разное


Архитектура PowerScale


В архитектуре PowerScale (рис. 1) основным средством оптимизации доступа к разделяемой основной памяти является использование достаточно сложной системной шины. Реально эта "шина" представляет собой комбинацию шины адреса/управления, реализованной классическим способом, и набора магистралей данных, которые соединяются между собой посредством высокоскоростного матричного коммутатора. Эта система межсоединений получила название MPB_SysBus. Шина памяти используется только для пересылки простых адресных тегов, а не блокируемый матричный коммутатор . для обеспечения более интенсивного трафика данных. К матричному коммутатору могут быть подсоединены до 4 двухпроцессорных портов, порт ввода/вывода и подсистема памяти.

Picture 1

    Рисунок 1.
    Архитектура PowerScale.

Главное преимущество такого подхода состоит в том, что он позволяет каждому процессору иметь прямой доступ к подсистеме памяти. Другим важным свойством реализации является использование расслоения памяти, что дает возможность многим процессорам обращаться к памяти одновременно. На рис.2 приведена схема, иллюстрирующая организацию доступа к памяти.

Picture 2

Рисунок 2.
Схема организации доступа к памяти.

Каждый процессорный модуль имеет свой собственный выделенный порт памяти для пересылки данных. При этом общая шина адреса и управления гарантирует, что на уровне системы все адреса являются когерентными.




Начало  Назад  Вперед



Книжный магазин