Hardware - разное




Проблемы реализации SMP-архитектуры - часть 2


Поэтому очень важно сконструировать систему, обеспечивающую широкополосный доступ к памяти.
  • В традиционной SMP-системе по умолчанию одна из задач планировщика. запуск следующего разрешенного для выполнения процесса на первом же процессоре, который становится свободным. Поэтому по мере того, как увеличивается число процессоров и процессов, вероятность перемещения процессов с одного процессора на другой также возрастает. Эта побочная миграция процессов приводит к существенному увеличению уровня трафика между кэшами. Поэтому ключевым вопросом обеспечения высокой системной производительности становится физическая реализация когерентности кэш-памяти.
  • В традиционной SMP-архитектуре связи между кэшами ЦП и глобальной памятью реализуются с помощью общей шины памяти, разделяемой между различными процессорами. Как правило, эта шина становится слабым местом конструкции системы и стремится к насыщению при увеличении числа инсталлированных процессоров. Это происходит потому, что увеличивается трафик пересылок между кэшами и памятью, а также между кэшами разных процессоров, конкурирующих между собой за пропускную способность шины памяти. При рабочей нагрузке, характеризующейся интенсивной обработкой транзакций, эта проблема становится даже еще более острой.

    В архитектуре PowerScale группы Bull интерфейс памяти реализован с учетом указанного выше профиля приложений и рассчитан на использование нескольких поколений процессоров со все возрастающей производительностью. В действительности архитектура PowerScale с самого начала была разработана в расчете на поддержку до 8 процессоров PowerPC 620.




    Содержание  Назад  Вперед